FD-SOI:基体偏压如何创造独特差异化

全耗尽式绝缘体上硅(FD-SOI)依赖一种非常独特的衬底,其层厚度控制在原子级。FD-SOI在功耗、性能、面积和成本权衡(PPAC)方面提供出色的晶体管性能,仅凭借单个技术平台,即可覆盖从低功耗到高性能数字应用的众多领域。FD-SOI具备诸多独特优势,包括接近阈值的供电能力、超低的辐射敏感度、极高的本征晶体管速度,属于市场高速RF-CMOS技术之一。依托这些优势,FD-SOI是唯一能够通过基体偏压来动态完全控制晶体管阈值电压的CMOS技术(图1)。

图1:FD-SOI剖面图和基体偏压原理。

要解释为什么基体偏压具有颠覆性,首先应阐述它解决的问题。力求提高能效的数字设计人员面临两大主要挑战。第一个挑战与波动影响相关,它会改变由极端波动情况(即所谓的“边角”)决定的实际芯片规格。这通常会大幅降低芯片的能效(如图2所示)。因此,为了优化能效,产品工程师通常使用补偿技术(如图3所示)。最常见的补偿技术基于自适应电压调节(AVS),也就是调节电源电压水平,这要取决于芯片的流程管理。此技术广泛应用于移动电话中的流程补偿,但在汽车和物联网市场却面临严重限制,因为它会影响可靠性,难以实施有效的温度和老化补偿,对大多数设计公司而言还涉及新的设计专业知识。

图2:波动对能效的影响。

图3:补偿技术的原理

第二个问题在于能耗的优化。采用先进技术,调节泄漏功耗很可能成为亟待解决的关键问题。必须正确地平衡泄漏功耗水平与动态功耗水平。但是,在体硅CMOS技术中,修正泄漏的参数(Vth,栅极长度)大多数是静态,由流程定义。因此,除非关闭整个电路器件,否则不可能实现自适应泄漏优化。能效点(即动态功耗和泄漏功耗之间的平衡点)是固定的,无法动态更改。

通过控制晶体管阈值电压,基体偏压可以充当控制旋钮,能够解决设计人员在能效方面遇到的大部分上述问题。

它不仅能够高效地减少整体波动,最重要的是,设计人员在设计芯片时,可减少流程、温度和老化方面的设计死角,从合成起点开始改善功率、性能和面积(PPA)权衡。

图4:基于基体偏压的流程补偿技术的影响。资料来源:Flatresse,ICICDT17

泄漏在很大程度上取决于阈值电压,而现在可通过基体偏压进行动态修改。通过同时调节正确数量的电源电压和基体偏压,可以动态地执行能耗优化。在标称Vdd下,所得能效增益翻倍,而在超低电压下,能效增益甚至可以提高至6倍。

为了在电路级别上有效地实施基体偏压,设计人员必须修改仅利用当前电源电压的现有功率管理基础设施,以支持能够同时管理电源电压和基体偏压的电源管理解决方案。

过去两年,Dolphin Integration积极配合格芯,推出全球首个电源管理IP平台。该电源管理IP平台已在22FDX中得到证明,包括一系列可配置的稳压器、可扩展的模块化电源管理单元(也称为“PMU逻辑/ACU”)、电源IO、电源岛门控和电压监控器。

为了帮助SoC设计人员充分发挥FD-SOI的PPAC潜力,两家公司正在探索这款电源管理IP平台的扩展,以实现对电源和基体偏压的动态控制。此扩展型电源管理IP平台将利用现有基体偏压解决方案,同时以针对应用优化的基体偏压生成器和先进监控技术作为补充(如图5所示)。

图5:Dolphin的当前电源管理基础设施,以及包括基体偏压的项目。资料来源:F. Renoux,2018上海SOI论坛。

市场上的此类解决方案证明了FD-SOI对于低功耗和高能效应用优于PPA和其他任何技术的价值主张。更重要的是,基体偏压统包解决方案的发布显著降低了门槛,从手机到物联网再到汽车行业,所有厂商都能实现FD-SOI价值主张,。

FD-SOI的价值实际上基于它充分利用基体编压的能力,在先进CMOS领域中,它是一种完全颠覆现有技术的方法。作为突破性技术,FD-SOI实现了一个数量级的能效增益。在Dolphin Integration等芯片IP提供商的支持下,客户将获得新的功率/性能/可靠性管理基础设施,充分利用这种技术的优势,为树立物联网和汽车行业的未来性能标准铺平道路。

关于作者

Manuel Sellier

Manuel Sellier是Soitec的产品营销经理,负责为全耗尽绝缘体上硅(FD-SOI)、硅光子绝缘体上硅(photonics-SOI)、成像器绝缘体上硅(imager-SOI)产品系列制定商业计划、营销战略和设计规范。在加入Soitec之前,他曾经供职于STMicroelectronics,最初担任数字设计人员,职责范围涵盖面向高性能应用处理器的先进核签解决方案。他获得了高级金属氧化物半导体晶体管(FD-SOI和鳍片场效应晶体管)的建模和电路仿真专业的博士学位。他还持有多个工程领域的数项专利,并在行业刊物和国际会议上发表过大量论文。