June 15, 2017作者: Timothy Saxe 几乎所有电子工程师都对FPGA熟悉,而其中一大部分甚至对独特的FPGA具备经验. eFPGA (嵌入式 FPGA)技术让半导体公司可以将FPGA嵌入到SoC或ASIC中.。行业曾从经验中获得沉痛的经验(至此已失败的FPGA初创公司已有40家,并且数量仍不断增加),认为编译性逻辑是很困难的。初创公司最大的难题来自于设计环境，而不是硅技术本身。事实上，硅只有在拥有对应支持工具时才可发挥优势–工具必须直接浅显、可靠并易于使用，还必须提供卓越的品质和结果。如果这些还不够具备挑战性，ASIC设计环境还需要一套完全不同的工具设计流程。所以，成功的嵌入式FPGA必须拥有卓越的硅实操性、卓越的ASIC工具支持和卓越的FPGA工具流程。幸运的是, 嵌入式FPGA拥有显著的优势: 低功耗、高性能、低成本、良好的发展性和设计灵活度。 QuickLogic 在29年前成立并制造独特的FPGA。15年前我们看到了ASIC核心与可编程逻辑的技术结合趋势，并开始在发展嵌入式FPGA设计的道路上前进。在当时，多家FPGA初创公司企图开发eFPGA技术，可是都没有将其实现。原因是在当时，此技术的实现不符合经济效益，掩膜十分廉价，ASIC逻辑门很便宜，而FPGA非常昂贵。15年后，事情发生了改变：掩膜非常昂贵，而ASIC逻辑门愈发廉价，而FPGA的成本也下降了。我们最新的设备， EOS™ S3 SoC 主要针对智能手机、穿戴式设备和声音市场。此类市场对于成本和功耗十分敏感。所幸格芯40nm成本结构让我们可以满足成本需求的同时拥有十分实用的eFPGA产品。 我们的产品可以避免掩膜花销，为不同市场做出调整。此外， eFPGA让我们将难题在硬件层次上解决，节省了功耗。 此处引入有关功耗敏感性的题外话: 每个人都声称自己的产品是对功耗十分敏感的。对于服务器设计者来说,使用25瓦特的FPGA来超载一块90瓦特的CPU就是功耗敏感。在穿戴式设备市场，人们希望一块CR2450电池可以支撑6个月，那系统平均功耗必须是410微瓦，而对于物联网市场，大家希望AA电池可以支持3年，那系统平均功耗必须是318微瓦。我们的焦点在可穿戴式和物联网市场，设计者可以期待计算单元只占系统25%的功耗：可穿戴式设备为100uW；物联网为80uW。 因为我们的操作主要在低功耗领域，我们认为格芯22FDX® 制程是未来功耗敏感市场的出路。与40nm制程对比, 22FDX® 经济效应更好,而且动态背极偏置将使设计者将系统平均功耗降低25%到50%。这对于物联网市场尤为重要，将要使用22FDX® 的eMRAM技术，将实现单芯片设备和超低功耗睡眠模式，比闪存内存成本效率更高。 为什么是现在？这过去的15年来发生了什么？ 第一，投入更加大了：掩膜和软件成本已突破天际。 第二，市场分化更加严重了，意味着每个设计的产量将下降。最后，未来的物联网技术，看起来与各种不同的事物相关。 如果你手上有个水晶球，可准确预测未来，你可以直接制造符合所有要求的ASIC。可如果你没有水晶球，在你的设计中加入一个QuickLogic ArcticPro™ eFPGA模块，将使你可以： 当标准变化时更新你的硬件 当出现新的市场需求时更新产品的功能 从同一组掩膜组合中制造出不同的产品 更快进入市场，通过提升产品功能延续市场寿命 多年以来,我们发现这是最难把握的要点。与ASIC组联系，他们会让你直接告诉他们你的要求，他们将更好地实现。断层的原因是他们并不是定义需求的人。现在你有另一个选择。给自己的产品加入一个eFPGA模块，你会惊喜地发现，利用22FDX技术，这个模块非常经济。QuickLogic已有15年经验，我们了解成功的集成所需的要素，我们的方法让集成与加入其它硬件模块一样简单。我们也懂得高品质FPGA生产设计流程，我们已经对质量要求最高的航空市场、防御系统和工具及测试市场供应产品长达30年。我们懂得真正的低功耗，我们已经在此方向钻研5年，FDSOI是ArcticPro架构的完美补充。最后，生态系统对于物联网的多种需求是最重要的，而格芯的FDXcelerator™计划将多种经验证的IP，例如我们的ArcticPro，集中到了一起，让硅架构快速发展，成为高价值地功耗的芯片上系统。
